基于HLS的SURF特征提取硬件加速单元设计与实现

【#第一文档网# 导语】以下是®第一文档网的小编为您整理的《基于HLS的SURF特征提取硬件加速单元设计与实现》，欢迎阅读！

基于HLS的SURF特征提取硬件加速单元设计与实现

丁帅帅;柴志雷

【期刊名称】《微电子学与计算机》 【年(卷),期】2015(32)9

【摘 要】SURF算法广泛用于目标检测、跟踪和匹配等视频图像处理领域,但其计算复杂度高,在通用CPU上计算速度慢、实时性差,但SURF特征提取算法具备良好的可并行性.因此,根据现场可编程门阵列(FPGA)支持细粒度并行的特点,基于HLS(High-level Synthesis)设计并实现了适合FPGA的SURF特征提取硬件加速单元.实验结果表明,相比通用CPU,基于FPGA的SURF特征提取加速效果明显;相比HDL方式,基于HLS设计算法开发效率高、可移植性好. 【总页数】6页(P133-137)

【关键词】SURF特征提取;FPGA;HLS;可移植性 【作 者】丁帅帅;柴志雷

【作者单位】江南大学物联网工程学院 【正文语种】中 文 【中图分类】TP391 【相关文献】

1.基于HLS的SAR回波模拟硬件加速设计 [J], 韩思齐;韩力;孙林;吴琼之 2.基于FPGA的视频图像旋转硬件加速器的设计与实现 [J], 徐飞;肖铁军;华纯;秦立红


3.基于FPGA的油棕检测和硬件加速设计及实现 [J], 袁鸣;柴志雷;甘霖

4.基于滑动窗的Needleman-Wunsch算法硬件加速方案设计与实现 [J], 肖俊杰 5.基于NEDA算法的二维DCT硬件加速器的设计实现 [J], 王继东;张会生;范忠亮

因版权原因，仅展示原文概要，查看原文内容请购买

本文来源：https://www.dy1993.cn/EBlK.html